1 月 18 日消息,外围组件互连特别兴趣小组(PCI-SIG)昨日(1 月 17 日)发布博文,推出了 0.7 版 PCI Express 7.0 规范,供其成员审核批准,并计划在 2025 年发布最终版规范。
注:PCI-SIG 负责制定主板与其他组件(如高端 GPU)连接接口的标准,其必须确保这些互连能够跟上硬件的进步,并且不会成为未来发展的瓶颈。
根据 0.7 版规范描述,PCIe 7.0 的目标是在 PCIe 6.0 基础上实现带宽翻番,达到 128GT/s,这意味着在 16 通道(x16)配置下,双向传输速度可达 512GB/s。
PCIe 7.0 将继续使用 PCIe 6.0 中引入的四级脉冲幅度调制 (PAM4) 信号,每个时钟周期可编码两位数据,数据速率比 PCIe 4.0 和 PCIe 5.0 使用的信号技术翻倍。
规格x1x2x4x8x16PCIe 1.0 (2,5 GT/s)500 MB/s1 GB/s2 GB/s4 GB/s8 GB/sPCIe 2.0 (5 GT/s)1 GB/s2 GB/s4 GB/s8 GB/s16 GB/sPCIe 3.0 (8 GT/s)2 GB/s4 GB/s8 GB/s16 GB/s32 GB/sPCIe 4.0 (16 GT/s)4 GB/s8 GB/s16 GB/s32 GB/s64 GB/sPCIe 5.0 (32 GT/s)8 GB/s16 GB/s32 GB/s64 GB/s128 GB/sPCIe 6.0 (64 GT/s)16 GB/s32 GB/s64 GB/s128 GB/s256 GB/sPCIe 7.0 (128 GT/s)32 GB/s64 GB/s128 GB/s256 GB/s512 GB/s0.7 版本是基于去年 4 月发布的 0.5 版本草案,目前看来没有进行重大修改。如果 PCI-SIG 成员对最新版本澳门四不像资料期准达成共识,该组织将在今年最终确定并发布该标准。
发表评论